自從首款商業(yè)級真空管逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)在1954年由Bernard Gordon發(fā)明以來,SAR架構(gòu)經(jīng)歷了悠久的發(fā)展歷史。在過去幾十年中,全世界的精密數(shù)據(jù)轉(zhuǎn)換器設計廠商一直都在努力重改SAR ADC的架構(gòu),在這其中,功耗和尺寸是改動最大的兩個參數(shù)。如果對2006和1996年生產(chǎn)的兩款SAR轉(zhuǎn)換器進行比較(見圖1),我們不難發(fā)現(xiàn),前者占用的PCB面積較后者減少了88%以上,而且每次轉(zhuǎn)換消耗的能量減少了98%。此外,吞吐率和精度也在不斷改進,不過目前提高的幅度還不太顯著。
ADI公司的AD7980產(chǎn)品是新一代SAR ADC中的代表,在精度和速度、功耗、性能等方面都有不俗的表現(xiàn),非常適合于電池供電的便攜式應用,例如病患監(jiān)測設備和手持式數(shù)據(jù)采集系統(tǒng)。通過對該產(chǎn)品的分析,我們不難發(fā)現(xiàn)21世紀SAR ADC架構(gòu)的發(fā)展方向。
更高精度、更低功耗
對那些轉(zhuǎn)換速率適中,需要低功耗和高精度的信號處理應用來說,SAR ADC是最佳解決方案。SAR ADC架構(gòu)可以在不產(chǎn)生流水線延遲的情況下對異步信號進行轉(zhuǎn)換。此外,轉(zhuǎn)換過程可在任何時候啟動。正是這些特性使得SAR ADC在數(shù)據(jù)采集系統(tǒng)中流行開來。SAR ADC可提供分辨率(高達18bit)和吞吐率(幾MSPS)的合理折中。這種參數(shù)組合使得SAR轉(zhuǎn)換器易于用在具有多個轉(zhuǎn)換器輸入的多通道應用。
1954年推出的SAR ADC在50 kSPS采樣率下可提供11 bit的分辨率,并且消耗500瓦功率。與AD7980這款16 bit分辨率、1MSPS采樣率并且僅消耗7 mW功耗的ADC相比,我們可以看到隨著歷史的推進,SAR ADC性能已經(jīng)取得了巨大進步,并稱為工業(yè)數(shù)據(jù)采集的最佳選擇。
亞微米CMOS工藝發(fā)揮作用
早期SAR ADC架構(gòu)使用DAC和激光工藝調(diào)節(jié)的薄膜電阻,能夠達到雙極性工藝所期望的精度和線性度。但令人遺憾的是,反饋電阻的自散熱效應,會引發(fā)高分辨率轉(zhuǎn)換器的線性誤差,并且放置和調(diào)節(jié)薄膜電阻的工藝成本非常昂貴。由于薄膜電阻值易受封裝機械壓力的影響,因此產(chǎn)品的良率一直都是一個難以克服的問題。由于這些原因,開關(guān)電容器DAC成為最新基于CMOS工藝SAR ADC的規(guī)范。高精度的光蝕刻技術(shù)可以生產(chǎn)電容器的極板,所以PiP(聚乙烯-絕緣體-聚乙烯)電容器和MiM(金屬-絕緣體-金屬)電容器在無需進行激光調(diào)節(jié)的情況下,就可以提供優(yōu)于電阻器的匹配。此外,電容器的溫度特性也比電阻器更加穩(wěn)定且線性性能更好。
F1:隨著時間發(fā)展,16bit SAR ADC每次轉(zhuǎn)換所消耗的能量和封裝尺寸都在逐步降低。
現(xiàn)代亞微米CMOS工藝,可在同一個硅裸片上同時實現(xiàn)高壓器件(5 V、10 V以及40 V)和低壓器件(2.5 V、1.8 V以及1.2 V)。這種靈活性允許集成電路設計工程師將SAR體系結(jié)構(gòu)分隔為高壓區(qū)域和低壓區(qū)域。以AD7980為例,模擬輸入采樣電路可以采樣5 V輸入信號,同時其ADC內(nèi)核的供電電壓為2.5 V。維持較大的輸入信號擺幅,可以最大程度提高信噪比(SNR),與此同時,2.5 V電源電壓供電的大電流ADC內(nèi)核,可以最大程度降低功耗并且提高轉(zhuǎn)換效率。獨立的邏輯電源允許串行接口與1.8V～5V之間的任何邏輯電平兼容,這種靈活性使得無需在ADC和控制器之間使用外部電平移動電路。
ADI公司PulSAR架構(gòu)的最大優(yōu)勢之一,就是其允許功耗與轉(zhuǎn)換速度成線性比例的無源采樣技術(shù)。AD7980每1 MSPS(每秒一百萬次采樣)消耗7mW功率,每10kSPS消耗0.07 mW功率。
先進封裝技術(shù)減小芯片占位面積
高分辨率SAR ADC的積分非線性(INL)和差分非線性(DNL)取決于參考節(jié)點的質(zhì)量,而且作為參考的去耦電容,越靠近內(nèi)部電容DAC陣列越好。在過去幾十年中,封裝技術(shù)的改進顯著減小了封裝面積,從而使去耦電容器更接近于電容DAC。例如,引腳架構(gòu)芯片級封裝(LFCSP)借助封裝體下的接觸焊盤代替了外部引腳。封裝尺寸通常是裸片尺寸的1.2倍。與其它封裝類型的裝配規(guī)則相比,簡化的cavity clearance裝配規(guī)則縮短了焊線,并且降低了串行自感應。減少SAR比特驗證過程中參考節(jié)點上環(huán)路的做法,有助于快速建立內(nèi)部電容器DAC。封裝技術(shù)的下一步是晶圓級封裝(WLP),這種技術(shù)利用置于裸片頂部的焊接點,將裸片與PCB連接在一起。該技術(shù)消除了焊線,并且縮短了敏感參考節(jié)點的長度,而且封裝尺寸與裸片幾乎同樣大小,實現(xiàn)了真正的芯片級封裝。
F2:ECG信號鏈的典型信號通道
超小裸片尺寸的一個缺點,就是限制了裸片上的焊盤數(shù)量。在這種情況下,用于電源、接地和參考源的外部引腳數(shù)量受到了限制,從而導致無法將數(shù)字的電源和地引腳與模擬的電源和地引腳分開。使用多條焊線將數(shù)字和模擬電源的焊盤連接到一個引腳,是下一步減少大量數(shù)字內(nèi)容耦合到模擬域的最佳方案。由于這種策略非常有效,因此將電源去耦電容器放置到與封裝引腳盡可能近的地方極其重要。
降低功耗意味著,以1MSPS進行斷電和上電轉(zhuǎn)換時,溫度上升的很不明顯(AD7980增加0.7℃)。超小封裝尺寸允許系統(tǒng)設計工程師將ADC放置在離傳感器更接近的地方,但不會引起影響傳感器性能的溫度變化,從而使得系統(tǒng)的校正工作更加容易。此外,它還具有另一個附加又是,即降低了與長PCB布線有關(guān)的寄生效應。
瞄準便攜設備進行改進
目前,在醫(yī)學應用中可以看到許多低功耗、高分辨率SAR ADC的使用。由于當今ADC具有更低噪聲、更低功耗和更小尺寸,因此可以使用更輕、更便攜的健康監(jiān)測設備提高患者的舒適度。圖2所示的心電圖(ECG)即是終端產(chǎn)品趨向于小型和便攜式的應用。由ECG電極產(chǎn)生的信號,通常是帶有較大交流共模分量(高達1.5V)的微小直流信號(高達10mV)。這些信號的頻率范圍從0.05 Hz到幾百Hz。類似于AD7980的1MSPS ADC,這可能看起來過度損害了三種頻率下的給定信號,但過采樣可以解決這個問題。通過對AD7980過采樣,可增加有效分辨率并且降低噪聲。ADC分辨率的提高允許降低前端放大器的增益,從而也降低了來自這些電路級的噪聲。
作者: Richard Capistran、Alain Guery和Mike Hennessy
美國模擬器件公司供稿
（電子工程專輯）
