在一項(xiàng)令人驚詫的行動(dòng)中,思科系統(tǒng)公司和新創(chuàng)的Cortina系統(tǒng)公司聯(lián)合公布了一項(xiàng)互連協(xié)議,他們希望該協(xié)議可以被廣泛用于數(shù)據(jù)速率為20Gbps或更高的連接通信芯片中。但是他們的Interlaken技術(shù)與網(wǎng)絡(luò)處理論壇(NPF)一項(xiàng)正處于開發(fā)末期的類似技術(shù)并不兼容,NPF是一個(gè)大約由30家芯片和系統(tǒng)開發(fā)商構(gòu)成的組織。

當(dāng)幾家公司都在積極尋求千兆級(jí)芯片到芯片連接時(shí),沖突隨即發(fā)生。Interlaken和NPF的Scalable-SPI規(guī)范都是針對(duì)通信系統(tǒng)數(shù)據(jù)面而設(shè)計(jì)的數(shù)據(jù)包接口,其它諸如RapidIO、PCI Express和HyperTransport等類似技術(shù)則一般都是針對(duì)控制面應(yīng)用。所有這些研究的目的都是為了在今后數(shù)年內(nèi)實(shí)現(xiàn)從現(xiàn)有的個(gè)人1Gbps到2.5Gbps串行互連向更快速度連接的轉(zhuǎn)移。

思科公司的工程師發(fā)現(xiàn),需要80個(gè)管腳的10Gbps SPI-4.2無法跟上采用80Gbps或更快背板的10Gb以太網(wǎng)交換器和系統(tǒng)的上升速度?！霸谖覀兺?yīng)商討論路線圖時(shí),這個(gè)問題不斷地冒出來?！彼伎乒痉?wù)提供程序路由部的技術(shù)主管Mark Gustlin表示。

在一年多以前,思科和Cortina的工程師們發(fā)現(xiàn)他們都在開發(fā)一種類似的數(shù)據(jù)包接口,于是他們決定合作。合作的結(jié)果就是Interlaken,一種將SPI-4.2邏輯結(jié)構(gòu)移植到一個(gè)基于光纖互連網(wǎng)絡(luò)論壇(OIF)公共電氣接口(CEI)標(biāo)準(zhǔn)的串行器/解串器(serdes)傳輸協(xié)議。通過采用6.25Gbps的serdes,Interlaken將10Gbps連接的管腳數(shù)削減到8個(gè)。

作為一個(gè)基礎(chǔ)框架,工程師可以利用該規(guī)范對(duì)任何數(shù)量并行通道上的數(shù)據(jù)實(shí)現(xiàn)串行傳輸,速率范圍可以從3.125Gbps到10Gbps。它可以用來將一個(gè)網(wǎng)絡(luò)處理器同線卡上的成幀器、流量管理和端口聚合芯片連接在一起,或者將這些芯片連接到系統(tǒng)背板上。

這項(xiàng)工作非常類似于NPF自2004年6月以來一直在制定的Scalable-SPI規(guī)范。NPF當(dāng)初開始SSPI研究是將其作為與OIF合作項(xiàng)目中的一部分,OIF集團(tuán)的規(guī)模較大,由大約80家運(yùn)營商和OEM組成。

目前,大約8家芯片廠商正在對(duì)SSPI規(guī)范的最終步驟(可能是)進(jìn)行審核,盡管尚未確定準(zhǔn)確的發(fā)布日期。因?yàn)镾SPI仍處于開發(fā)階段,所以其具體細(xì)節(jié)仍不得而知。

圖1: Interlaken為下一代芯片連接鋪路

最近,該領(lǐng)域傳來的利好消息,是Interlaken和SSPI的負(fù)責(zé)人們已經(jīng)開始交換意見,但是現(xiàn)在就談?dòng)懻摰慕Y(jié)果為時(shí)尚早。當(dāng)雙方坐下來詳細(xì)查看彼此的規(guī)范時(shí),他們很有可能會(huì)發(fā)現(xiàn)許多互操作性問題。

編碼分歧

為了提高系統(tǒng)可靠性,思科和Cortina公司選擇了一種非標(biāo)準(zhǔn)的64B/67B編碼方案,它與64B/66B方法不兼容。而64B/66B方法在現(xiàn)有的10G以太網(wǎng)和成幀器芯片中被廣泛使用,而且被SSPI采納。

“多出的位數(shù)允許我們更嚴(yán)密地控制直流平衡,”思科公司的Gustlin說,“此外,我們采用了一種與標(biāo)準(zhǔn)64/66擾頻器不同的器件,目的是防止錯(cuò)誤繁殖。這些改變使得Interlaken同標(biāo)準(zhǔn)64/66不兼容?！?

這種編碼方法實(shí)現(xiàn)了其它功能。其反相特性可以把一條通道里原本要出錯(cuò)或接近出錯(cuò)的位修正過來。Interlaken還支持一種MetaFrame特性,它可以關(guān)閉一條正在失效的通道并建立一條冗余通路。

“不管是OIF還是NPF,都覺得必須保留64B/66B,以維持同現(xiàn)有鎖相環(huán)和振蕩器模塊的兼容。”賽靈思公司的顧問兼NPF硬件工作組(監(jiān)督SSPI制訂)主席Mike Lerer指出,“事實(shí)證明這是一個(gè)不錯(cuò)的選擇,因?yàn)榧磳⒅贫ǖ腎EEE背板以太網(wǎng)標(biāo)準(zhǔn)也采用了64/66?！?

Lerer表示,“如果思科和Cortina有更好的想法,項(xiàng)目組成員隨時(shí)歡迎他們陳述觀點(diǎn)?！盠erer還曾經(jīng)主持過OIF工作組(定義了SPI-4.2)的工作。

“現(xiàn)在所有模塊都使用64/66,改變規(guī)范不僅困難而且需要花費(fèi)一大筆錢?！盢PF的董事會(huì)成員Brian Holden說。不管是Holden還是Lerer,在本文作者告訴他們之前,都沒有聽說過Interlaken研究項(xiàng)目。

“思科公司借助Interlaken所表現(xiàn)出的偏離很奇怪。它只是進(jìn)行了一個(gè)微不足道的改進(jìn)?！盧apidIO行業(yè)聯(lián)合會(huì)的執(zhí)行董事Tom Cox認(rèn)為。RapidIO主要集中在處理控制信息而不是通過SPI-4.2的原始包數(shù)據(jù)流。Cox說他認(rèn)為SSPI的研究工作在朝著完善其規(guī)范的道路上取得了充分的進(jìn)展。

“我沒有把編碼器看成是一個(gè)借助協(xié)議(或許是Interlaken)設(shè)計(jì)的芯片上最復(fù)雜的部分?！彼伎乒镜腉ustlin反駁道。

一些人擔(dān)心Interlaken代表著一種把其他系統(tǒng)和芯片制造商置于不利地位的企圖。

“他們轉(zhuǎn)向64/67編碼的行動(dòng)聽起來就像是一個(gè)稍加掩蓋的詭計(jì),目的是使一個(gè)專有接口永久化,與NPF的某個(gè)標(biāo)準(zhǔn)接口相比,思科對(duì)這個(gè)接口有更直接的控制權(quán)?！币患遗c思科競(jìng)爭(zhēng)的通信系統(tǒng)公司的一位資深工程師如是說。

“根據(jù)我的經(jīng)驗(yàn),一條正確設(shè)計(jì)的互連通道要有足夠的信號(hào)完整性裕度,即使速度達(dá)到10Gbps以上也應(yīng)如此,目的是避免對(duì)任何更高誤差控制的需求,64/66提供的就夠了?！边@位不愿透露姓名的工程師說,“我相信大部分電信OEM寧愿采用一種真正基于標(biāo)準(zhǔn)的解決方案,而這也將是我向我的芯片和板卡供應(yīng)商傳遞的信息。”

在一個(gè)相對(duì)較小的通信芯片領(lǐng)域,標(biāo)準(zhǔn)互操作性通常以一種對(duì)等的方式來處理。供應(yīng)商到供應(yīng)商的協(xié)作是解決這種問題的范本,而不是靠正式的一致性測(cè)試機(jī)制。

“互操作性是思科關(guān)注的重點(diǎn),他們?cè)谶@個(gè)領(lǐng)域具有豐富的知識(shí)?！盢PF的Holden說。

在過去,OIF和NPF讓供應(yīng)商靠自己的力量解決互操作性問題,Holden介紹,“就SPI-4.2來說,實(shí)施方案折騰好幾回才能完全解決互操作性問題。對(duì)這個(gè)領(lǐng)域的任何新標(biāo)準(zhǔn)來說,互操作性問題的解決可能都是這個(gè)樣子。”

思科和Cortina公司表示他們將免除使用Interlaken技術(shù)所需的版稅,希望其他系統(tǒng)和芯片制造商采納該技術(shù)作為現(xiàn)階段就會(huì)實(shí)施的一個(gè)對(duì)等標(biāo)準(zhǔn)。二者希望重建由思科公司定義并被業(yè)界采納的SGMII銅物理層接口的模型。

“我們認(rèn)為兩家公司共同就某項(xiàng)標(biāo)準(zhǔn)合作,隨后立即發(fā)布,會(huì)比通過正式標(biāo)準(zhǔn)小組的速度更快?！盋ortina公司的產(chǎn)品經(jīng)理Jim McKeon表示,“許多人對(duì)我們的標(biāo)準(zhǔn)感興趣,但是他們大部分希望看到別人第一個(gè)采取行動(dòng),他們只是希望有一個(gè)現(xiàn)成的解決方案?！?

這兩家公司開始合作之前,曾對(duì)業(yè)界進(jìn)行了超過一年的調(diào)查,但是他們發(fā)現(xiàn)業(yè)界沒有進(jìn)行任何有關(guān)升級(jí)SPI-4.2的重大研究工作,Gustlin說。盡管他們聽說了SSPI研究項(xiàng)目,但思科和Cortina都不是NPF的成員,因而他們沒有聽到關(guān)于該標(biāo)準(zhǔn)進(jìn)展的任何公開消息,他補(bǔ)充道。

McKeon透露Cortina公司計(jì)劃在今年第4季度發(fā)布其第一款采用Interlaken的芯片。他們很可能隨后量產(chǎn)一款公司目前正在出樣的24端口千兆級(jí)以太網(wǎng)端口聚合芯片。

Cortina公司生產(chǎn)了一系列通信芯片,其中包括Sonet成幀器和媒體訪問控制器。迄今為止,它已經(jīng)在三輪的風(fēng)險(xiǎn)資金募集中籌措到8500萬美元。在2005年2月,該公司收購了制造ATM和流量管理芯片的Azanda網(wǎng)絡(luò)設(shè)備公司,如同Cortina一樣,Azanda原先在思科公司也有設(shè)計(jì)業(yè)務(wù)。

除了編碼之外,Interlaken和SSPI在很多其它方面也有所不同。例如,Interlaken沒有采用前向誤差修正(FEC)技術(shù),而SSPI則認(rèn)為FEC是其提高背板性能的關(guān)鍵技術(shù)之一。背板是一個(gè)主要適宜采用SSPI的應(yīng)用領(lǐng)域,不宜采用Interlaken。

此外,Interlaken處理流量控制的方式看起來也與以太網(wǎng)中的典型方式略有不同,Linley Group的分析師Jag Bolaria表示。Bolaria曾對(duì)Interlaken技術(shù)做過簡(jiǎn)短概括。

Cortina公司有一個(gè)以可配置Verilog RTL代碼描述的Interlaken總線功能模型,可針對(duì)測(cè)試對(duì)接口進(jìn)行仿真。但公司還沒有決定是否發(fā)布該模型?！拔业挠∠笫撬麄冞€沒有完全解決互操作性問題?！盉olaria說。

極端應(yīng)用

與此同時(shí),許多控制接口的積極從事者正在準(zhǔn)備于今年夏天推動(dòng)其各自方案進(jìn)入5Gpbs到6Gbps領(lǐng)域,雖然他們中的大部分看起來過于超前于主流需求。

“在軍事和其它領(lǐng)域中的人所追求的是極端應(yīng)用,他們永遠(yuǎn)不會(huì)對(duì)性能滿足,他們現(xiàn)在要的是5到6Gbps?！盧apidIO集團(tuán)的Cox說。RapidIO將在今夏發(fā)布更高速度的規(guī)范,但在兩到三年內(nèi)基于這些規(guī)范的產(chǎn)品都不會(huì)得到廣泛應(yīng)用。

PCI特別興趣小組(SIG)早在一年多以前就決定它的下一次飛躍會(huì)是從2.5Gbps到5Gbps。隨著該集團(tuán)的電氣規(guī)范基本接近尾聲,目前它正在評(píng)估5Gbps信號(hào)對(duì)各式采用了Express產(chǎn)品的影響,并根據(jù)需要使規(guī)范更嚴(yán)格以便提供足夠的誤差裕限。該小組希望其5Gbps工作能夠在今年9月大體完成。圖形芯片將是其推出的首批產(chǎn)品,所以它們有可能將目前設(shè)備上的16條Express互連縮減大半,從而節(jié)省管腳數(shù)和電路裸片面積。

先進(jìn)交換互連(ASI)是PCI Express用于通信路由器和交換機(jī)等嵌入式系統(tǒng)的一個(gè)變種,它將修改其協(xié)議以利用更快的Express通道,英特爾公司經(jīng)理兼ASI特別興趣小組的負(fù)責(zé)人Rajeev Kumar說。

HyperTransport協(xié)會(huì)也即將發(fā)布3.0版本。此次修改把它的并行互連規(guī)范的帶寬增加了一倍,其目標(biāo)是連接微處理器。

作者:麥利

（電子工程專輯）