隨著嵌入式應(yīng)用漸趨復(fù)雜，硬體架構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)工具也必須有所改良，才能因應(yīng)各種嚴(yán)苛需求，同時(shí)縮短設(shè)計(jì)時(shí)間。

圖一: 在異質(zhì)運(yùn)算架構(gòu)中整合微處理器與FPGA后，嵌入式系統(tǒng)設(shè)計(jì)工程師即可發(fā)揮每個(gè)運(yùn)算元件的優(yōu)勢(shì)，同時(shí)有效滿足復(fù)雜的應(yīng)用需求。

　　隨著嵌入式應(yīng)用漸趨復(fù)雜，硬體架構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)工具也必須有所改良，才能因應(yīng)各種嚴(yán)苛需求，同時(shí)縮短設(shè)計(jì)時(shí)間。許多傳統(tǒng)的嵌入式系統(tǒng)必須配備單一CPU，因此系統(tǒng)設(shè)計(jì)工程師得提高CPU的時(shí)脈速度、改用多核心運(yùn)算技術(shù)，同時(shí)透過創(chuàng)新，才能滿足復(fù)雜應(yīng)用所需的運(yùn)算效能。

　　然而，越來越多的系統(tǒng)設(shè)計(jì)工程師選用了具有多種不同處理元件的異質(zhì)運(yùn)算架構(gòu)，以便在效能、彈性、成本、延遲時(shí)間與其他要素之間取得最佳平衡。這樣一來即可因應(yīng)新一代嵌入式系統(tǒng)的設(shè)計(jì)需求。

　　新一代嵌入式系統(tǒng)設(shè)計(jì)

　　如要了解異質(zhì)運(yùn)算架構(gòu)的優(yōu)勢(shì)，請(qǐng)想像一個(gè)由CPU、FPGA、I/O所組成的架構(gòu)。FPGA可說是平行運(yùn)算的理想選擇，可透過許多平行資料通道來處理訊號(hào)。此外，由于FPGA會(huì)直接在硬體內(nèi)執(zhí)行運(yùn)算作業(yè)，因此可縮短客制化觸發(fā)與高速閉回路控制等作業(yè)的延遲時(shí)間。

　　再者，將FPGA整合至運(yùn)算架構(gòu)后還可以加強(qiáng)嵌入式系統(tǒng)的彈性，比固定邏輯的系統(tǒng)更容易升級(jí)，也可隨時(shí)因應(yīng)不同的I/O需求。只要在同一個(gè)異質(zhì)架構(gòu)內(nèi)整合CPU與FPGA，系統(tǒng)設(shè)計(jì)工程師就可以同時(shí)享有FPGA與CPU所帶來的優(yōu)勢(shì)，堪稱魚與熊掌兼得。

　　此外，假如單元件解決方案并不適合某項(xiàng)應(yīng)用，那還不如采用異質(zhì)架構(gòu)來得干脆。舉例來說，使用單一FPGA來處理低延遲時(shí)間的平行工作，其功效可能等同于采用多個(gè)CPU的成效。

　　配備多個(gè)處理元件的嵌入式系統(tǒng)設(shè)計(jì)可提供多重優(yōu)勢(shì)，但也可能引起軟體開發(fā)的相關(guān)問題。因?yàn)樘幚碓饔懈鞯奶厥饧軜?gòu)，而且設(shè)定作業(yè)需要不同的工具組合與專業(yè)技巧，所以設(shè)計(jì)團(tuán)隊(duì)的規(guī)模不容小覷。比如說，F(xiàn)PGA設(shè)定通常需要VHDL程式設(shè)計(jì)的相關(guān)知識(shí)，這又會(huì)需要更多員工、大量的培訓(xùn)投資，以及更昂貴的外包成本。

　　此外，為了支援異質(zhì)架構(gòu)而開發(fā)軟體環(huán)境所需的心力也相當(dāng)可觀，包含驅(qū)動(dòng)程式整合、介面卡支援、銜接元件所需的中介軟體、I/O介面邏輯等多不勝數(shù)。系統(tǒng)設(shè)計(jì)工程師可透過整合式的軟硬體平臺(tái)來解決問題，此平臺(tái)由標(biāo)準(zhǔn)的異質(zhì)架構(gòu)、可互換I/O、高階系統(tǒng)設(shè)計(jì)軟體所組成。高階設(shè)計(jì)工具采用基礎(chǔ)硬體的相關(guān)知識(shí)，可簡(jiǎn)化系統(tǒng)架構(gòu)與I/O的開發(fā)流程，提高生產(chǎn)力之余，還可以降低繁瑣的實(shí)作管理需求。

　　采用異質(zhì)架構(gòu)開發(fā)嵌入式系統(tǒng)時(shí)，高階系統(tǒng)設(shè)計(jì)工具有助于簡(jiǎn)化個(gè)別運(yùn)算元件的架構(gòu)(例如FPGA)，還可提供一致的設(shè)定模型，方便工程師在設(shè)計(jì)嵌入式系統(tǒng)時(shí)處理不同的元件并享有其優(yōu)勢(shì)。此外，高階設(shè)計(jì)軟體的抽象化功能可簡(jiǎn)要說明有效的運(yùn)作方式，提高程式碼的重復(fù)使用率，無論硬體或通訊介面如何改變都沒問題。

　　LabVIEW可重設(shè)I/O(RIO)架構(gòu)

　　目前采用異質(zhì)架構(gòu)的現(xiàn)成嵌入式系統(tǒng)平臺(tái)已相當(dāng)普遍，此平臺(tái)可降低客制化硬體的設(shè)計(jì)需求。以NILabVIEW RI??O架構(gòu)為例，當(dāng)中結(jié)合了LabVIEW系統(tǒng)設(shè)計(jì)軟體與NI RIO硬體(采用處理器、FPGA與模組化I/O)，并且提供各式各樣的機(jī)型與效能選項(xiàng)，包含機(jī)板層級(jí)的NI Single-Board RIO與工業(yè)級(jí)的NI CompactRIO及PXI。豐富的I/O模組生態(tài)系統(tǒng)包含數(shù)位量測(cè)、工業(yè)級(jí)匯流排連接選項(xiàng)與其他產(chǎn)品和功能，皆可協(xié)助工程師將此平臺(tái)用于各種領(lǐng)域，例如電力電子控制與醫(yī)療成像等。

　　圖二: Thales UK的工程師模擬倫敦地下鐵路網(wǎng)的客運(yùn)火車

　　實(shí)用的異質(zhì)運(yùn)算技術(shù)

　　嵌入式系統(tǒng)設(shè)計(jì)的異質(zhì)架構(gòu)概念深深影響了許多產(chǎn)業(yè)。舉例來說，Thales UK這家交通運(yùn)輸解決方案公司采用LabVIEW與CompactRIO，針對(duì)虛擬測(cè)試火車設(shè)計(jì)出一種自動(dòng)化傳訊系統(tǒng)。這項(xiàng)傳訊計(jì)畫的目標(biāo)在于提高33%的系統(tǒng)容量(等于每小時(shí)多容納5,000名乘客)，同時(shí)縮短22%的旅程時(shí)間。

　　為了模擬實(shí)際的客運(yùn)列車并測(cè)試鐵道狀況，Thales UK團(tuán)隊(duì)選用FPGA搭配嵌入式處理器，以透過單一系統(tǒng)提供高速控制、資料擷取、資料分析等功能。該公司使用現(xiàn)成的CompactRIO硬體與LabVIEW，打造出完整的監(jiān)控系統(tǒng)，不但可以模擬實(shí)際火車的訊號(hào)，還可以量測(cè)測(cè)試資料、記錄資訊以便后續(xù)審查。Thales UK 不僅改革了傳統(tǒng)的測(cè)試方法，同時(shí)把測(cè)試時(shí)間從好幾天縮短為數(shù)小時(shí)。而且只要大約一半的人力即可執(zhí)行全新的虛擬火車測(cè)試作業(yè)。

　　Thales UK的設(shè)計(jì)團(tuán)隊(duì)皆采用異質(zhì)運(yùn)算架構(gòu)，打造出創(chuàng)新的高效能嵌入式系統(tǒng)。由此可知，只要有現(xiàn)成硬體與高階的系統(tǒng)設(shè)計(jì)工具，小型團(tuán)隊(duì)與該領(lǐng)域?qū)＜壹纯沙浞诌\(yùn)用這些架構(gòu)所帶來的優(yōu)勢(shì)，不必建置客制化硬體，也不用學(xué)習(xí)多種特定的設(shè)計(jì)工具，更不需要像以傳統(tǒng)方式設(shè)定多種處理元件那么麻煩。由于異質(zhì)架構(gòu)對(duì)嵌入式系統(tǒng)設(shè)計(jì)來說越來越重要，各組織與團(tuán)隊(duì)都可從中獲得包含優(yōu)異的功能、成效與彈??性等好處。

（轉(zhuǎn)載）