這些新增的層數(shù)不僅帶來了全新的可靠性挑戰(zhàn)，還伴隨著一系列遞增的可靠性挑戰(zhàn)。然而，過去十年間，NAND閃存行業(yè)在不斷增加堆棧高度。早在2015年，東芝便已宣布推出首個采用硅通孔技術(shù)的16芯片堆棧，此舉不僅大幅提升了帶寬、降低了延遲、加速了I/O速度，更為其他類型內(nèi)存與邏輯芯片的堆疊鋪就了道路。

“起初，NAND的擴展方向是水平的，”Lam Research蝕刻生產(chǎn)力和設(shè)備情報副總裁Tae Won Kim指出，“但十多年前，制造商意識到橫向擴展在成本效益上并不占優(yōu)勢，于是轉(zhuǎn)而投向垂直擴展。”

堆疊芯片技術(shù)為大幅提升密度和加速數(shù)據(jù)訪問速度開辟了新的可能。ACM Research總經(jīng)理Mohan Bhan表示：“3D NAND的未來發(fā)展趨勢將是500至1000層。但要實現(xiàn)這一目標(biāo)，絕非只是簡單重復(fù)我們過去所做的那些努力。”

在面臨的主要傳統(tǒng)處理難題中，高縱橫比（HAR）蝕刻與沉積技術(shù)尤為關(guān)鍵，它們需確保所有層中的字符串保持一致且無空隙。同時，隨著多晶硅通道總電阻的增加，通道高度也對讀取電流構(gòu)成了嚴(yán)峻挑戰(zhàn)。因此，部分開發(fā)人員正嘗試采用混合鍵合的雙晶圓解決方案，但這些改進措施也存在一定的局限性。

Brewer Science業(yè)務(wù)發(fā)展經(jīng)理Daniel Soden表示：“盡管先進制造商始終致力于增加層數(shù)，但額外擴展/堆疊層數(shù)仍受到蝕刻預(yù)算、圖案化挑戰(zhàn)等多重因素的制約。”

串堆疊技術(shù)或許是最快（甚至可能是唯一）達(dá)到1000層的解決之道。

業(yè)界確實掌握了在不增加額外層數(shù)的前提下提升內(nèi)存容量的方法。“NAND制造商不僅可以通過垂直方向進行擴展，還能實現(xiàn)橫向和邏輯上的擴展，”Lam公司的Kim如此說道。

邏輯縮放技術(shù)能夠提升單個閃存單元所存儲的位數(shù)，而橫向縮放則致力于減小單元間的間距。此外，研究人員正嘗試將閃存列一分為二，以期將單元總數(shù)翻倍。這些創(chuàng)新思路正逐步顯現(xiàn)成效，它們通過減小間距，在相同區(qū)域內(nèi)實現(xiàn)了更多數(shù)據(jù)的存儲。“在電荷陷阱架構(gòu)中，縮小間距是提升電容器密度、而無需進一步增加層數(shù)的有效途徑，”Brewer Science公司的Soden強調(diào)。

另一種提升容量的方法是向單個單元中打包更多數(shù)據(jù)。在單個單元中存儲多位信息并非新鮮事物，各公司早已推出了多層單元（MLC，每單元兩位）、三層單元（TLC）和四層單元（QLC）。如今，開發(fā)人員正朝著每單元五層（即五層單元或PLC）的目標(biāo)邁進。然而，管理如此微小的電荷狀態(tài)差異（31個級別加上空狀態(tài)）所需的算法將更為復(fù)雜，糾錯難度也隨之增加，這可能會對性能產(chǎn)生一定影響。

目前，PLC的實現(xiàn)方式及陷阱氧化物的具體成分尚待明確。一些研究表明，浮柵可能成為更優(yōu)質(zhì)的PLC單元材料。甚至有人正在探索六級單元（HLC）技術(shù)，旨在每個單元中存儲六位數(shù)據(jù)。然而，這些技術(shù)仍處于研發(fā)階段。

SK海力士則提出了一種創(chuàng)新方法，能夠?qū)⒋鎯卧环譃槎纬蓛蓚€三比特單元，總共存儲六比特數(shù)據(jù)。此外，七比特存儲單元也已在低溫環(huán)境下進行測試，旨在降低噪音、提升讀取保真度。

堆疊3D NAND的核心優(yōu)勢在于，通過單一的光刻步驟便能實現(xiàn)數(shù)百層的圖案化。然而，缺點是當(dāng)高縱橫比逼近100:1時，鉆孔的難度也隨之急劇增加。

為了增加層數(shù)而不使堆棧過高，似乎將每層做得更薄是一個可行的方案。“目前，層厚度大致在150至100埃之間，”Bhan指出。然而，字線層的減薄會導(dǎo)致其電阻增大，進而對性能產(chǎn)生不利影響。因此，一些研究人員正積極探索采用電阻更低的釕或鉬來替代傳統(tǒng)的鎢金屬，以期在保持層數(shù)的同時不犧牲性能。但就目前的產(chǎn)品開發(fā)而言，層厚度仍保持穩(wěn)定。

除了蝕刻難題外，如何在保持良好平面度的同時添加額外層也顯得愈發(fā)棘手。以往那些可以被忽略的小誤差，在更高的堆棧中會逐漸累積，最終在頂部變成無法忽視的大問題。

堆棧的初始結(jié)構(gòu)由交替的SiO?和Si?N?層構(gòu)成，但隨著時間的推移，氮化物層最終將被柵極金屬所取代。在每一代產(chǎn)品的迭代中，隨著堆棧高度的不斷增加，保持各層盡可能均勻始終是一項關(guān)鍵任務(wù)。盡管輕微的誤差在一定程度上是可以容忍的，但隨著堆棧的持續(xù)增長，這些誤差往往會呈現(xiàn)指數(shù)級增長，這就要求我們在每一代產(chǎn)品的開發(fā)中都必須更加努力地提升平面度。

圖1：3D NAND堆棧的平面性和均勻性較差。

圖源：ACM Research

在沉積過程中旋轉(zhuǎn)晶圓是ACM Research公司用來提高平整度的一項技術(shù)。隨著沉積的進行，該公司的設(shè)備會定期抬起晶圓并將其旋轉(zhuǎn)180°，就像足球隊每節(jié)改變進攻方向一樣。“沉積過程中對晶圓旋轉(zhuǎn)的要求以及整個過程的均勻性將非常重要，”Bhan說。

ACM Research采用了一項創(chuàng)新技術(shù)，即在沉積過程中通過旋轉(zhuǎn)晶圓來提升平面度。隨著沉積的進行，該公司的設(shè)備會定期抬起晶圓，并像足球隊在比賽中每節(jié)變換進攻方向一樣，將其旋轉(zhuǎn)180°。“在沉積過程中，對晶圓旋轉(zhuǎn)的精準(zhǔn)控制以及整個沉積過程的均勻性至關(guān)重要，”Bhan強調(diào)道。

為此，旋轉(zhuǎn)卡盤將晶圓從壓板上抬起，進行旋轉(zhuǎn)后再精準(zhǔn)復(fù)位。由于壓板處于加熱狀態(tài)，因此必須迅速完成旋轉(zhuǎn)動作，以保持晶圓的溫度穩(wěn)定。然而，由于壓板是固定的，晶圓在沉積過程中無法持續(xù)（緩慢）旋轉(zhuǎn)。“我們通過‘定期’旋轉(zhuǎn)晶圓，確保沉積層的均勻分布，”Bhan進一步解釋說，“我們已經(jīng)取得了顯著進步，將均勻度控制在1%的誤差范圍內(nèi)。”

此外，ACM Research還對沉積壓力進行控制，以補償Si?N?中產(chǎn)生的拉應(yīng)力和SiO?中的壓應(yīng)力。

隨著堆疊層數(shù)的增加，所面臨的問題也隨之增多。“堆疊高度的增加，直接導(dǎo)致物理應(yīng)力和熱應(yīng)力加劇，這給光刻及后續(xù)的下游工藝增添了更多挑戰(zhàn)，”Brewer Science公司的Soden指出。

這一現(xiàn)象在蝕刻環(huán)節(jié)中表現(xiàn)得尤為明顯。原本預(yù)期為筆直且均勻的柱狀結(jié)構(gòu)，中可能會因為多種因素而發(fā)生形變。例如，不同層間的橫向蝕刻速率存在差異，導(dǎo)致頂部與底部的臨界尺寸不一致；蝕刻不完全，使得柱體內(nèi)部留有殘余；甚至可能出現(xiàn)柱狀物偏離原定中心位置的情況。

圖2：隨著堆棧越來越高，蝕刻通道孔也會遇到越來越多的挑戰(zhàn)。

圖源：ACM Research

蝕刻工藝必須達(dá)到極高的均勻度，還需仔細(xì)權(quán)衡各種因素，以確保生產(chǎn)率不受絲毫影響。“若我們渴望在縱向與橫向同時實現(xiàn)微縮化，那么提升蝕刻速率與改善輪廓控制便是我們雙管齊下的關(guān)鍵，”Lam公司的Kim強調(diào)道。

實現(xiàn)有效蝕刻的前提，在于確保定義堆疊頂部圖案的硬掩模能夠保持良好的保真度。“我們正致力于開發(fā)更為強大的圖案轉(zhuǎn)移方案，例如采用更厚的硬掩模以及具備更高內(nèi)在抗性的材料，”Soden指出。當(dāng)前的主流材料——α碳（一種無定形碳），非常堅硬，通過化學(xué)氣相沉積（CVD）技術(shù)得以沉積。Brewer Science推出了一種同樣高效且具備旋轉(zhuǎn)特性的新材料，進一步簡化了工藝流程。

“α碳的密度與硬度是其兩大有點，可與鉆石媲美，是蝕刻工藝的理想之選，”Soden補充道，“采用旋涂材料替代傳統(tǒng)材料與工藝，將為我們帶來額外的靈活性、更高的產(chǎn)量、更好的間隙填充效果，以及諸多其他優(yōu)勢，這些都將惠及整個半導(dǎo)體行業(yè)的各類設(shè)備與領(lǐng)域。”

完成柱子蝕刻后，清潔與干燥工作也面臨著前所未有的挑戰(zhàn)。“在HAR蝕刻完成后，柱子落至底部時，往往會殘留一些物質(zhì)，”ACM Research首席技術(shù)專家Sally-Ann Henry指出，“問題在于，這些柱子的縱橫比極深。我們的超聲波解決方案雖能幫助液體注入柱子內(nèi)部，但如何有效排出液體卻成了難題。雖然水可以注入并排出，但干燥過程卻極為棘手。”

改進這些步驟的技術(shù)包括使用超聲波攪拌將清潔材料推入柱的每個角落，以及使用超臨界 CO 2在清潔后將其干燥。CO 2的超臨界階段發(fā)生在高溫和高壓下，使材料具有氣體和液體的性質(zhì)。為了輔助，異丙醇既可以幫助在清潔前穩(wěn)定圖案，又可以幫助在清潔完成后沖洗腔室。

為了改進這些步驟，我們采用了超聲波攪拌技術(shù)，將清潔材料推入柱子的每個角落，并在清潔后將超臨界CO2進行干燥。CO2在特定的高溫高壓條件下會進入超臨界狀態(tài)，兼具了氣體與液體的特性。此外，異丙醇在清潔前可穩(wěn)定圖案，清潔后又可幫助沖洗腔室，起到了輔助作用。

完全構(gòu)建并填充后，每個陣列柱形成所謂的 Macaroni 結(jié)構(gòu)：同心排列，外部由陷阱氧化物組成，然后是通道材料，中間是惰性填充氧化物。陷阱氧化物是每個單元的電荷存儲位置。通道成為位線或串，將電流一直傳送到位線觸點。填充部分的目的只是使通道變窄，從而改善柵極控制。

當(dāng)每個陣列柱被完整地構(gòu)建并填充后，會形成一種所謂的Macaroni結(jié)構(gòu)：同心排列，從外向內(nèi)依次是陷阱氧化物層、通道材料層以及中間的惰性填充氧化物層。其中，陷阱氧化物層在每個單元中負(fù)責(zé)儲存電荷。通道則扮演著位線或串的角色，負(fù)責(zé)將電流順暢地傳導(dǎo)至位線觸點。而填充部分的主要目的在于縮減通道的寬度，進而優(yōu)化柵極的控制性能。

圖3：3D NAND的Macaroni結(jié)構(gòu)。

圖源：Semiconductor Engineering

通道普遍為多晶硅，其內(nèi)部沿柱狀結(jié)構(gòu)分布著眾多晶粒邊界，因而具有一定的電阻特性。盡管在當(dāng)前幾代的閃存技術(shù)中，這種結(jié)構(gòu)表現(xiàn)出色，但隨著堆棧高度的不斷增加，確保讀取電流順利抵達(dá)接觸點變得越來越具有挑戰(zhàn)性。正因如此，一些企業(yè)開始探索生成單晶通道的方法。其中一種策略是從底部開始向上生長硅晶體，另一種則是從頂部著手，將多晶硅轉(zhuǎn)化為單晶硅。

應(yīng)用材料公司曾嘗試采用選擇性外延生長技術(shù)來構(gòu)建單晶通道，但為了保護CMOS器件的熱預(yù)算，生長溫度被限制在810°C，這直接導(dǎo)致生長速度過慢，無法滿足批量生產(chǎn)的需求。然而，該公司已掌握了在900至1100°C溫度下實現(xiàn)超過400nm/min的快速生長技術(shù)。盡管這一條件可能會給傳統(tǒng)的3D NAND加工工藝帶來問題，但一項創(chuàng)新技術(shù)提供了解決方案——即在不同的晶圓上分別構(gòu)建存儲單元和邏輯電路，然后通過混合鍵合技術(shù)將它們整合在一起。

這種被稱為CMOS下方陣列（CBA）或下方單元陣列（CUA）的配置，將單元陣列布置在一個晶圓上，而將其余的CMOS電路配置在另一個晶圓上。兩者通過混合鍵合的方式實現(xiàn)緊密結(jié)合。由于鍵合采用面對面方式，陣列和階梯結(jié)構(gòu)得以顛倒，從而使得接觸路徑大大縮短，這本身就是一項顯著的優(yōu)勢。

圖4：CMOS陣列配置。

圖源：Semiconductor Engineering

但就外延生長技術(shù)而言，它使得陣列晶圓能夠在超出CMOS承受范圍的溫度下生長外延層，從而開辟了一種制造單晶通道的新途徑。然而，這一方法也帶來了一個顯著變化：由于通道占據(jù)了圓柱體的整個中部，沒有了填充氧化物，這削弱了柵極控制，成為一項需要權(quán)衡的代價。因此，單晶通道性能的改進必須帶來更為顯著的正面效應(yīng)，才能使得這一權(quán)衡變得合理。

雙晶圓技術(shù)的成本也更高。然而，它是獨立于外延生長技術(shù)而開發(fā)的，旨在為陣列晶圓提供空間，以便實施任何可能對CMOS產(chǎn)生不利影響的工藝。同時，生產(chǎn)相同數(shù)量的閃存芯片需要消耗兩倍的晶圓，這不僅增加了成本，還加劇了晶圓需求，并帶來了環(huán)境方面的考量。

在此應(yīng)用中，陣列載體晶圓中的硅材料不會被消耗。所有有用的層都沉積在該晶圓頂部。當(dāng)兩個晶圓粘合后，通常會采用研磨或蝕刻的方式去除載體晶圓，這不僅浪費了硅材料，還進一步增加了成本。目前，研究人員正致力于探索何種技術(shù)能夠修復(fù)并回收晶圓表面，使其恢復(fù)如新晶圓般的效用。

另一種方法則無需使用兩個晶圓來創(chuàng)建通道。相反，通道中填充的是多晶硅，與傳統(tǒng)做法相似。然而，在退火之前，會在通道上沉積一層鎳硅化物。在退火過程中，該硅化物會從頂部向下遷移，沿途催化結(jié)晶。當(dāng)硅化物到達(dá)底部時，其上方的所有多晶硅均已轉(zhuǎn)化為單晶。盡管硅化物仍位于底部，但由于位線觸點位于頂部，因此不會造成任何問題（前提是硅化物保持原位）。

圖5：使用鎳硅化物結(jié)晶通道。

圖源：Semiconductor Engineering

最終，增加層數(shù)可以在一定程度上緩解因處理日益加深的孔洞而取得的緩慢進展，無論這種進展是物理層面的還是地緣政治層面的。雖然前面討論的改進措施確實有助于提升容量，但其提升幅度終究有限。

“當(dāng)層數(shù)攀升至250層以上時，這些傳統(tǒng)解決方案可能已逼近其性能極限，”Soden指出，“因此，我們正在采取分步策略，將圖案化和蝕刻處理分解成多個獨立模塊，以此減輕極端HAR（高縱橫比）蝕刻的難度，同時在層間引入裸硅，并采用通孔連接技術(shù)。”

這種方法，有時也被稱作串堆疊技術(shù)，其核心思想在于構(gòu)建一系列易于管理的層，而非追求堆疊高度的增加。只需將這些堆疊單元進行復(fù)制，并在每層堆疊之間插入一層硅，即可實現(xiàn)更多層的組合，而無需面對因?qū)訑?shù)激增所帶來的全部HAR問題。“正是這種創(chuàng)新解決方案，為眾多公司長期內(nèi)實現(xiàn)多達(dá)1000層的堆疊提供了強勁動力，”Soden強調(diào)道。

圖6：串堆疊。

圖源：Semiconductor Engineering

工程解決方案的創(chuàng)新之處在于，它使得人們能夠獲得1000層的堆疊，而無需一次性處理整個堆疊。相反，可以分別處理250層的模塊，然后將其四個單元堆疊起來，中間插入硅層作為隔離。盡管這樣做意味著需要執(zhí)行四個光刻步驟，而非一個，但在許多情況下，這可能是一個值得接受的權(quán)衡。值得注意的是，似乎并未有人嘗試采用傳統(tǒng)方法直接處理1000層的堆疊。

這一方案遠(yuǎn)比聽起來復(fù)雜。因為第二層將放置于第一層之上，而非直接放置在一塊平坦的晶圓上，這意味著第三層必須在第二層可能存在的任何不平整之上進行構(gòu)建。很可能每一層都需要進行單獨的開發(fā)工作，以確保達(dá)到足夠的平整度。

從地緣政治角度來看，出口規(guī)則限制堆疊層數(shù)超過 128 層。因此，受這些限制的國家只需堆疊 128 層模塊即可繞過這一限制。例如，如果長江存儲（該公司是首家推出串式堆疊產(chǎn)品的公司）要實現(xiàn) 1,000 層，它很可能會使用 10 個 100 層的堆疊來實現(xiàn)這一目標(biāo)。

另一個挑戰(zhàn)在于，如何將每層中的串連接起來以形成一個連續(xù)的長串。一個簡單的解決方案是在硅隔離層中開設(shè)通孔，但精確地將每一層與前一層對齊并非易事，特別是當(dāng)硅層會阻擋下方列的視線時。

從地緣政治的角度來看，出口規(guī)則限制了堆疊層數(shù)超過128層產(chǎn)品的流通。因此，受這些限制的國家可以通過堆疊128層的模塊來規(guī)避這一限制。例如，有公司想要實現(xiàn)1000層的堆疊，它可能會選擇使用10個100層的模塊來達(dá)到這一目標(biāo)。

NAND閃存的改進涉及眾多復(fù)雜的組件。盡管在改進HAR（高縱橫比）處理方面仍在持續(xù)努力，但這并非最大的突破點。理論上，PLC（平面層狀單元）技術(shù)可以立即提升25%的容量。單元架構(gòu)的改變和間距的縮小也可以帶來進一步的提升。

最大的變化是轉(zhuǎn)向雙晶圓解決方案和堆疊串的重大架構(gòu)設(shè)計變化。這些變化可以與其他容量提升技術(shù)相結(jié)合。目前，已有采用這兩種技術(shù)的產(chǎn)品問世，盡管它們尚未達(dá)到1000層的堆疊高度。降低CBA（成本效益分析）成本是實現(xiàn)這一技術(shù)普及的關(guān)鍵，同時還需要努力擴展堆疊層的數(shù)量。

目前，主流配置的具體形態(tài)尚不明朗。但無論如何，更大容量的NAND閃存芯片將不斷滿足業(yè)界對于存儲容量的無盡需求。